PRODUCTION METHOD OF BIPOLAR INTEGRATED CIRCUITCONTAINING I<2> L

Patent Number:

JP55009464

Publication date:

1980-01-23

Inventor(s):

OZAWA OSAMU

Applicant(s)::

TOSHIBA CORP

Requested Patent:

☐ JP55009464

Application Number: JP19780082683 19780707

Priority Number(s):

IPC Classification:

H01L27/08


EC Classification:

Equivalents:

Abstract

PURPOSE:To increase electric current amplification rate by forming the first layer wiring on a collector layer of I<2> L part to be equal to, or smaller than its collector layer area, shortening the intervals of collector layers, and improving the area ratio of the collector layer against the base layer. CONSTITUTION:An n-epi layer 23 on a p<->type Si base plate 21 is surrounded by an n<+> planted layer 22 and a p<+> separating layer. Within this island are made a p<-> base layer 25, n<+> connecting layer 26, an outside base layer 27. A proliferation window, formed on SiO2 28, is covered with PSG 30, performing P proliferation to make a collector layer 31 and an emitter layer 32. An opening smaller than the proliferation window is formed to PSG on the layers 31, 32, high density poly-Si is layed by CVD method, and the first wiring layer 34 between the layers 31-32 are selectively formed. Next, PSG 35 is layed, selectively opened, attached with Al through vaporization for selectively corrosive carving to compose an earth 37, an injector 38, an input part 39 as the second wiring layer. This structure improves the property of I<2> L device of dual layer wiring structure.

Data supplied from the esp@cenet database - 12



19 日本国特許庁 (JP)

10 特許出願公開

[®]公開特許公報(A)

昭55—9464

Int. Cl.³H 01 L 27/08

識別記号

庁内整理番号 6513—5F

砂公開 昭和55年(1980)1月23日

発明の数 1 審査請求 未請求

(全 5 頁)

❷ I ²Lを含むバイポーラ集積回路の製造方法

②特

願 昭53—82683

22出

願 昭53(1978)7月7日

⑩発 明 者 尾沢修

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

せ 理 人 弁理士 鈴江武彦 外2名

څړ

明 細 書

1. 発明の名称

I²L を含むパイポーラ集積回路の製造方法 2.特許請求の範囲

3. 発明の詳細な説明

本発明は二層配線構造をなす I²L を含むパイポーラ集積回路の製造方法の改良に関する。 周知の如く、との種のパイポーラ集積回路は #

エミッタ・コレクタを通常のペイポーラトラン ジスタと逆にした逆動作パーティカルトラシン スタからなるインペータと、そのエミカ有なるインペータとして共存の 補型のインジェクタ用トランスタ情型のインジェクタ ものであるが、通常のペイポーラ集積ににた してインペータ中の電流増幅率(Aup)が低いた めに、電流増幅率を改善することが要望されて いる。

1

がある。また、第一層のアルミニウム上に絶数 体として堆積させる CVD膜と該アルミニウムと が反応して、しばしば電気接続が不可能となる 問題がある。

すなわち、本発明方法はエミッタ,コレクタ

本発明におけるコレクタ領域の形成と絶縁腺の形成とを行なり手段としては、例えば拡散窓に嫌又はヒ素をイオン注入した後熱の化処理して酸化膜(絶縁膜)を形成する方法、或いは拡散窓に換珪化ガラスは砒素珪化ガラスをCVD法により被覆して設ガラスからの淡,砒素の拡散によりコレクタ領域と絶縁膜とを同時に形成する方法等が採用し得る。

本発明におけるコレクタ領域は過常複数個形

成されるものである。

次に、本発明の実施例を第3図ェ~1を参照 して説明する。

実施 例

まず第3図aに示すように、p- 型のシリコン 茶板 2 1 にSbで n+拡散層 2 2 を、さらにエピタ キシャル成長によりn型81年23を形成した後、 ポロン拡散により p+分離領域 2 ℓ を構成し、ひ きつづきポロンの低機度拡散により真のベース 領域 2 5 、 n+拡散領域 2 6 、 インジェクター及 び外部ペース領域21を形成し、さらに無酸化 処理によりシリコン酸化膜 2 8 を設け、この酸 化算28に拡散窓29…29を形成した。その 後、第3図bに示すようにシリコン酸化膜28 全面に厚さ 3000 Åの燐 珪 化 ガラ ス 膜 3 o (PSG膜) を CVD 法により形成すると共に、 該 P S G 隣 3 o から様を拡散窓29…29に拡散して真のペー ス領域 2 5 ℃ 4 つのコレクタ領域 3 1 … 3 1 及 びn+拡散層にエミッタ領域32を形成した。

次いで、第3図cに示すように、コレクタ領

35との部分に配線取出口36,36,36を **あけ、アルミニウム蒸着、選択エツチングを施** して第二層配線としてのアース部31,インジ エクター38,入力部39を構成し、 I²L を含 むパイポーラ集積回路を得た。

得られた集積回路は第4図に示すように外部 ベース領域21内のコレクタ領域31…31上 の PSG膜に 拡散窓 2 g … 2 g より小さいコンタ クトホール33…33が形成され、そのコンタ クトホール83…33を介して第一層配線84 … まんが該コレクタ領域 3 1 … 3 1 と影談され ている。つまり、第一層配線34…34がコレ クタ領域31…31の面積と同等となる。この ため、第一層配線 3 4 ··· 3 4 間を所定の巾(3μm 程度)に保持してもその第一層配線34…34 はコレクタ領域31…31と合致するので、コ レクタ領域31…31を3mm帳てればよくなり、 4.図面の簡単な説明 実質的にコレクタ領域31…31間の距離を従 来法(前述した第2図図示)に比して著しく短 くなる。その結果、集積度を向上できると共に、

域 3 1 … 3 1 上の P 8 G 膜 3 0 部分に前記拡散窓 29…29より小さい面積のコンタクトホール 33…33をあけた。との場合、エミツタ領域 3 2上のPSG膜 3 0部分にもコンタクトホール 33'をあけた。つづいて、コンタクトホール 3 5 ··· 3 3 , 3 3'を有する P 8 G 膜 3 0 上 に 高 湊 废多結晶シリコン膜を CVD法により被覆し、通 常の写真蝕刻法によりパターンニングして前記 コレクタ領域31…31及びエミッタ領域32 に接続した第一篇の配線84…34を形成した (第3図d図示)。勿論、 undope多結晶SiをCVD 法で成長させた後、リン敢いはAs等を多結晶 8i に拡散してもよい。その後、第3図・に示すよ うに第一層の配線 3 1 … 3 4を含む P&G 痰 3 0 上に厚さ 6000 Åの燐珪 化 ガ ラ ス 膜 g 5 (PSG 腹) を被優し、しかる後、エミッタ領域32の配線 34上の第二層目の PBG膜35の部分、インツ モクター領域27上の酸化膜28と第一,第二 の P S G 膜 3 0 , 3 5 と の 都 分 、 及 び 外 部 ベ ー ス 上の酸化膜38と第一,第二のPBG膜80,

"Ĥ

外部ペース領域27の面積に対するコレクタ領 域 3 1 ··· 3 1 の面積比が向上され、電流増幅率 を改善できる。なお、本実施例において拡散窓 を従来法と同寸法とした場合、集積度について は従来法に比して 2.4%程度改善され、かつ電流 増築率については従来法に比して 31%改善され ることがわかつた。

以上詳述した如く、本発明によれば I²L 部の コレクタ領域上の第一層配線を、該コレクタ領 娘の面積と同等乃至それより小さくでき、もつ てコレクタ領域の間隔を短くして集積度を向上 できると共に、ペース領域の面積に対するコレ クタ領域の面積比を向上して電流壊艦率を著し く改善でき、高速動作が可能な I²L を含むパイ ポーラ集積回路を製造できる等顕著な効果を有

第1図a~eは従来のI²Lを含むパイポーラ 集積回路の製造工程を示す断面図、第2図は前 配工程で得られた集積回路のペース領域を示す

平面図、第3図 a ~ f は本発明の I 2 L を含む集 検回路の製造工程を示す断面図、第4図は前配 第3図 a ~ f の工程により得られた集積回路の ベース領域を示す平面図である。

2 1 … P-型シリコン落板、 2 7 …外部ペース 領域、 2 8 …シリコン酸化膜、 2 9 … 拡散窓、 3 0 … P8G膜、 3 1 … コレクタ領域、 3 8 … コ ンタクトホール、 3 4 … 第一層配線 (Pol-8i)、 3 7 … アース部、 3 8 … インジェクタ、 3 9 … 入力部。

出願人代理人 弁理士 鈴 在 武 彦

